Новый российский алгоритм оптимизирует защиту чипов от сбоев

Чтобы микросхема не выдала ошибку из-за случайных помех, инженеры обычно дублируют вычислительные узлы. Это спасает систему, но увеличивает размер кристалла, расход энергии и задержку сигнала. Исследователи из Пермского Политеха предложили комбинировать методы защиты: дублировать не только крупные блоки, но и точечно резервировать отдельные транзисторы, учитывая особенности их физического соединения на плате.

По словам разработчиков, для перебора вариантов они написали собственный алгоритм. Проектировщик задает лимиты (например, по питанию или числу сбоев), а программа выдает оптимальную топологию. Авторы заявляют, что на виртуальных тестах небольших логических элементов этот подход дал либо расчетный прирост надежности на 10-15%, либо снижение задержки и расхода энергии на 20% по сравнению со стандартным дублированием.

На сегодняшний день метод существует на уровне математических моделей и алгоритмов для инженерного софта. Готовой физической микросхемы, спроектированной таким образом, или коммерческого продукта пока нет - технология проверялась на программных симуляциях базовых компонентов. Тем не менее, для индустрии подобные разработки потенциально интересны тем, что предлагают оптимизировать характеристики чипов только за счет архитектуры, без вмешательства в производственный процесс.